Warning: Creating default object from empty value in /home/chiporta/public_html/plugins/system/advancedmodules/modulehelper.php on line 320

סינופסיס מכריזה על Design Kit יעודי עבור כל ליבות המעבדים של מערכות על גבי שבב

מאת אבי בליזובסקי חמישי, 08 אוגוסט 2013 00:02
גרסת הדפסה

Goddard_CNT_spotlight_medium



סינופסיס הכריזה על הרחבה לקווי המוצרים שלה DesignWare Duet Embedded Memory ו-Logic Library IP, הרחבה המיועדת באופן ספציפי כדי לאפשר מימוש שיפור של טווח רחב של ליבות מעבדים. קיט התכנון החדש DesignWare HPC (High Performance Core) כולל חבילה של זיכרונות בצפיפות גבוהה ושל ספריות standard cell המאפשרות למתכנני מערכות על גבי שבב לשפר את ליבות ה-CPU, יחידות העיבוד הגרפיות וה-DSP IP בכדי להשיג את המהירות המקסימלית, השטח הקטן ביותר או צריכת ההספק הנמוכה ביותר – או בכדי להשיג איזון מיטבי בין שלושה גורמים אלה עבור היישום הספציפי של המתכננים.

"העבודה שלנו עם סינופסיס הניבה שיפורים משמעותיים בשטח ובמימושי היעילות האנרגטית של ליבות ה-IP שלנו, תוך שימוש בזיכרונות של סינופסיס ובספריות ה-standard cell שלה", אמר מרק דאן, סגן נשיא קבוצת ה-IMGworks SoC Design בחברת Imagination Technologies. "הפרויקט האחרון שלנו היה בניית ליבת יחידת מעבד גרפי מסדרת PowerVR Series6 תוך שימוש בתאים ובזיכרונות של קיט התכנון HPC של סינופסיס. השגנו הפחתה של 25% בהספק הדינמי בנוסף לצמצום של 10% בשטח, כאשר חלק מהבלוקים השיגו שיפור של 14% בשטח. יצרנו גם זרימת תכנון מתואמת שסיפקה שיפור של 30% בזמן שנדרש למימוש".

קו מוצרי ה-DesignWare IP הרחב של סינופסיס כולל Memories Compilers מוכחים בסיליקון וספריות standard cell התומכים במגוון מפעלי ייצור שבבים ותהליכי ייצור מ-180 ננו-מטר ועד 28 ננו-מטר, ואשר השיקו יותר מ-3 מיליארד שבבים. חבילת ה-DesignWare Duet של זיכרונות משובצים ושל ספריות לוגיות כוללת את כל רכיבי ה-IP הפיזיים שנדרשים בכדי לממש מערכת שלמה על גבי שבב, כולל standard cells,  Compilers SRAM, files Register, ROMs, ספריות datapath ו-POKs (קיטים לשיפור של צריכת הספק). קיימות גם אופציות עבור תהליך overdrive/low-voltage, פינות מתח וטמפרטורה (PVT), תאי multi-channel  וכן BIST (Built-In Self Test) זיכרון עם אפשרות תיקון (Redundancy). קיט התכנון DesignWare HPC מוסיף standard cells  וזיכרונות  שעברו שיפור בהיבטים של ביצועים, צריכת הספק ושטח, המכוונים לדרישות מיוחדות של מהירות וצפיפות של ליבות מתקדמות של CPU, יחידות עיבוד גרפיות ו-DSP.

"ל-IP הפיזי המשמש למימוש ליבות מעבדים יש השפעה עצומה עבור מה שניתן להשיג מבחינת צריכת הספק, ביצועים ושטח התכנון", אמר ניאנפנג לי, סגן נשיא למתודולוגיות תכנון ולניהול תוכניות ב-VeriSilicon. "כאשר אנחנו לוקחים בחשבון את כל הגורמים התורמים למימוש ושיפור, הזיכרונות המשובצים והספריות הלוגיות של ה-DesignWare Duet מהווים גורם תורם מרכזי לשיפורי בביצועים שהשגנו בהקשחה (hardening) שביצענו לאחרונה לליבת CPU מובילה. קיט התכנון DesignWare HPC כולל את התאים ואת ה-SRAMs הייחודיים להם אנו זקוקים כדי להשיג את הביצועים הגבוהים ביותר האפשריים על גבי ליבות של מעבדים מתקדמים תוך מזעור של השטח ושל צריכת ההספק".
"מעבדי DSP הם רכיב מהותי בכל מוצר אלקטרוניקה מתקדם, החל מטלפונים חכמים וטאבלטים ועד טלוויזיות חכמות ותחנות בסיס, ולכל תכנון יש דרישות מיטוב ייחודיות", אמר ערן ברימן, סגן נשיא לשיווק בחברת CEVA. "בנוסף לביצועים גבוהים ביותר, מתכננים מתבססים על ליבות ה-DSP שלנו בכדי לצרוך כמה שפחות הספק ולתפוס כמה שפחות שטח סיליקון. אנו מצפים להמשך שיתוף פעולה עם סינופסיס בכדי לעזור ללקוחותינו המשותפים להשיג את יעדי התכנון הקפדניים שלהם".

קיט התכנון HPC כולל זיכרונות מטמון (cash) ו-flip-flops מותאמי-ביצועים המאפשרים שיפורי מהירות של עד ל-10% ביחס לחבילת Duet רגילה. בכדי למזער את זליגת ההספק ואת ההספק הדינמי וכן את שטח פיסת הסיליקון, הקיט החדש מספק flip-flops עם שטח משופר, עם זיכרון של ביטים רבים ועם SRAM בעל שתי יציאות וצפיפות גבוהה ביותר. אלה מצמצמים בצורה מוכחת את השטח ואת צריכת ההספק בשיעור של עד 25% תוך שימור ביצועי המעבד.

סינופסיס גם מעמידה לרשות המתכננים שירותי תכנון, שיפור וייעוץ של מומחים לשיפור ליבת המעבד, כולל שירותי מימוש FastOpt, כדי לאפשר לצוותי תכנון להשיג את יעדי התכנון שלהם בהיבטי המעבדים והמערכות על גבי שבב בזמן הקצר ביותר האפשרי.

"מתכננים המשתמשים ב-IP כלשהו של Imagination, כולל גרפיקה ווידאו מדגם PowerVR, מעבדי MIPS ומעבדי תקשורת Ensigma, יהיו מסוגלים בסופו של דבר להשיג תועלות ממינוף של קיט התכנון HPC של סינופסיס, הודות לניסיון המעמיק שלהם בעבודה עם Imagination ואספקה של שירותים ללקוחותינו במשך שנים רבות", הוסיף מרק דאן מ-Imagination. "באמצעות פרויקטים הכוללים את שיתוף הפעולה האסטרטגי עם סינופסיס, אנו מגבשים פתרונות מעשיים בכדי לעזור ללקוחותינו להשיג בזמן הקצר ביותר תכנונים ממוטבים בהיבטי ביצועים, צריכת הספק ושטח, תוך שימוש ב-IP שלנו".

"מתכננים המממשים ליבות מעבדים חייבים לקבל החלטות שמאזנות בין מהירות, צריכת הספק ושטח, שיובילו למימוש הטוב ביותר עבור היישום הספציפי שלהם, ו-IP פיזי ממלא תפקיד חשוב בהשגת התכנון המיטבי הזה", אמר ג'ון קוטר, סגן נשיא לשיווק IP ומערכות בסינופסיס, והוסיף: "עבדנו בצורה הדוקה עם לקוחות ועם שותפי IP שמממשים טווח רחב של ליבות מעבדים, בכדי להשיג תובנות לגבי האופן שבו ניתן להשיג את התוצאות הטובות ביותר בתכנון שלהם ושיקפנו את הלמידה המשותפת הזו בקיט התכנון החדש DesignWare HPC. למתכננים יש כעת גישה לתאים ולזיכרונות מיוחדים שהם זקוקים להם בכדי למטב את ליבות ה-CPU, יחידות העיבוד הגרפיות וה-DSP שלהם לרוחב כלל הספקטרום של המהירות, צריכת ההספק והשטח".

זמינות ומשאבים
ערכת התכנוןDesignWare HPC  תהיה זמינה עבור תהליכי ייצור מובילים ב-28 ננו-מטר החל מיולי 2013.
עוד בתחום תכנון אלקט

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_filterednews/helper.php on line 247

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_filterednews/helper.php on line 247

כתבות נוספות בתחום

‫תכנון אלק' (‪(EDA‬‬
סינופסיס מציגה פתרונות רכב לתכנון מערכות על שבב
הפתרונות של סינופסיס מאפשרים למתכננים להימנע משימוש בפתרונות scripting תפורים ולשפר את זמן הריצה, קיבולת ביצוע המשימות, איכות התוצאות וקלות...
קרא עוד
‫תכנון אלק' (‪(EDA‬‬
3LC, מקודד הבלוטות' של הדור הבא, זמין עבור מעבדי Tensilica HiFi של קיידנס
קיידנס הוציאה רישוי לקוד ייחוס מ- Fraunhofer IIS על מנת לאפשר זמינות של המקודד החדש מייד עם השקת תקן ה-LE Audio הראשוני. הדבר מאפשר ללקוחות ליהנות...
קרא עוד