Xilinx, ARM, קיידנס ו-TSMC משתפות פעולה בתהליך 7-nm |
|
מאת אבי בליזובסקי
שלישי, 19 ספטמבר 2017 00:25
|
![]() |
![]() |
Xilinx, ARM, קיידנס ו-TSMC הודיעו על שותפות לבניית שבב ניסוי בטכנולוגיית תהליך 7 nm FinFET שיסופק בשנה הבאה ומבטיח להאיץ יישומים של מרכזי נתונים.
השבב יהיה ההדגמה הראשונה בסיליקון של CCIX ויאפשר מעבדי ARM עתירי ביצועים רב ליבתיים שפועלים דרך אריג קוהרנטי עם מאיצי FPGA מחוץ לשבב, אמרו השותפות בהודעה לעיתונות.
הדרישה להאצת יישומים במרכזי נתונים הולכת וגדלה בגלל מגבלות הספק ושטח. יישומים כמו ניתוחי ביג דאטה, חיפוש, למידת מכונה, סלולר 4G/5G ועיבוד ברשתות מרוויחים ממנועי האצה שמעבירים נתונים ביעילות בין רכיבי מערכת שונים.
CCIX (חיבור קוהרנטי מבחינת המטמון עבור מאיצים) יאפשר לרכיבים לגשת לנתונים ולעבד אותם בלי קשר למקום הימצאם ללא צורך בסביבות תכנון מורכבות. CCIX ישתמש בתשתית החיבורים הקיימת של שרתים ויספק רוחב פס גדול יותר, השהיה קצרה יותר וגישה קוהרנטית מבחינת המטמון לזיכרון משותף.
התוצאה תהיה שיפור משמעותי ביעילות של המאיצים וגם בביצועים והיעילות הכוללים של פלטפורמות מרכזי נתונים, הנמכת חסם הכניסה למערכות שרתים קיימות ושיפור עלות בעלות הכוללת של מערכות האצה.
שבב הניסוי, שיושם בתהליך ה-7-nm של TSMC, יתבסס על הטכנולוגיה הכי חדישה של ARM DynamIQ, האפיק הקוהרנטי על שבב CMN-600 ו-foundation IP.
"עם העלייה החדה בבינה מלאכותית וביג דאטה, אנחנו רואים ביקוש גדל לחישוב יותר הטרוגני ביותר יישומים", אמר נואל הרלי, סגן נשיא ומנהל כללי של קבוצת התשתיות של ARM. "שבב הניסוי לא רק ידגים איך הטכנולוגיה החדישה של ARM עם מאיצי רב שבביים קוהרנטיים יכולה לשמש במרכז הנתונים, אלא גם יחזק את המחויבות שלנו לפתור את האתגר של גישה מהירה וקלה לנתונים".
כדי לתקף את תת המערכת השלמה, קיידנס סיפקה מערכות קלט/פלט וזיכרון חשובות, שכוללות את פתרון ה-CCIX IP (בקר ו-PHY), פתרון ה-IP PCI Express 4.0/3.0 (PCIe-4/3) (בקר ו-PHY), DDR4 PHY, IP היקפיים כגון I2C, SPI ו-QSPI, וגם דרייברי IP קשורים. כלי תיקוף ויישום של קיידנס משמשים בבניית שבב הניסוי.
שבב הניסוי מספק חיבור ל-16-nm Virtex UltraScale+ FPGAs של Xilinx על גבי פרוטוקול חיבור קוהרנטי שבב לשבב CCIX.
|