 |
פורטל תעשיית השבבים בישראל מבית מגזין |
|
בישראל תכנון אלק' ((EDA סינופסיס מציגה את ה-Verification Compiler המאפשר להכפיל את תפוקת האימות פי שלושה
מאמרים פופולרייםWarning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79 Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79 Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79 Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79 חם בפורומיםWarning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220 Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220 Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220 Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220 Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220
|
 Warning: Creating default object from empty value in /home/chiporta/public_html/plugins/system/advancedmodules/modulehelper.php on line 320
סינופסיס, ספקית תוכנה, קניין אינטלקטואלי ושירותים לפיתוח שבבים ומערכות אלקטרוניות, הכריזה על הזמינות של פתרון ה-Verification Compiler, מוצר חדש המייצג חזון ומפות דרכים עבור טכנולוגיית אימות של מערכת על גבי שבב (SoC). לדברי החברה, ה-Verification Compiler הוא פורטפוליו מלא של טכנולוגיות אימות משולבות של הדור הבא, אשר כולל יכולות מתקדמות של debuggingאימות סטטי ופורמלי, סימולציה, (Verification IP – VIP) ו-coverage closure. במשולב, טכנולוגיות אלה מציעות שיפור של פי חמישה בביצועים וגידול משמעותי ביעילות ה- debugging, מה שמאפשר לצוותי מערכות על גבי שבב ואימות ליצור מחזור פונקציונלי מלא של אימות בתוך מוצר יחיד. השילוב של טכנולוגיות של הדור הבא, מחזורי אימות משולבים ומודל ייחודי של אימות הרישוי המקבילי מאפשר ל-Verification Compiler לספק שיפור תפוקה כולל של פי שלושה – דבר העונה בצורה ישירה על האתגר הגובר בקיצור הזמן לשיווק של מערכות על גבי שבב. "המורכבות של האימות ממשיכה לגדול בקצבים גדולים יותר מהקצב של חוק מור", אמר יונה אלבן, סגן נשיא בכיר ב-NVIDIA. "כדי להתמודד עם זה, התעשייה צריכה טכנולוגיות אימות של הדור הבא כגון אימות סטטי ופורמלי, לצד מחזורי אימות משולבים טובים יותר המפחיתים את ההשקעה בגישות מגוונות של אימות. ה-Verification Compiler של סינופסיס מציע חזון שיש לו הפוטנציאל לענות על צרכים אלה ולקחת את תפוקת האימות לרמה הבאה. זאת, תוך המשך הקידום של ממשקים פתוחים שמאפשרים חדשנות בתעשייה". "ה-Verification Compiler מציע חזון חדש עבור האימות", אמר אניל ג'אין, סגן נשיא ב-Cavium. "אנו עומדים בפני נקודת מפנה בתחום האימות ואנו מאמינים שהפתרון לא צריך לבוא רק מטכנולוגיות חדשות ומשילוב משמעותי, אלא גם ממודלים חדשניים של גישה המציעים את כל הטכנולוגיות שנדרשות במחזור האימות של מערכות על גבי שבב. בעזרת ה-Verification Compiler, סינופסיס מספקת מוצר שהופך סוף סוף את החזון הזה למציאות". "המערכות על גבי שבב של Altera הן כמה מפלטפורמות המחשוב המשולבות והמגוונות ביותר בתעשייה. הן משלבות מערכות מעבדי ARM מרובי ליבות, בלוקי DSP עם נקודה צפה, I/O ברוחב פס גבוה ולוגיקה מתכנתת עתירת ביצועים על גבי פיסת סיליקון יחידה", אמר טאי גאריביי, סגן נשיא ב-Altera. "בזמן שאנחנו מעבירים את המערכות על גבי שבב שלנו לארכיטקטורת 64 ביט של הדור השלישי המשולבת על גבי תהליך Tri-Gate ב-14 ננו-מטר של אינטל, כלי התכנון והאימות שעלינו להשתמש בהם חייבים לפעול ולתקשר בצורה חלקה. זאת, בכדי לתת לנו את היכולת לדמות ול- debugging בסביבות תוכנה של RTL, UVM ותוכנה משובצת, במסגרת מחזור מאוחד של קומפיילר ו- .debuggingכניסתו לשוק של ה-Verification Compiler היא צעד חשוב שיאפשר לצוותי התכנון שלנו לשפר בצורה ניכרת את התפוקה שלנו". טכנולוגיה מתקדמת הדרושה עבור אימות מערכת על גבי שבב בתקופה שבה מכשירים ניידים והאינטרנט דוחפים את הצמיחה בענף האלקטרוניקה, פיתוח של מערכות מתקדמות על גבי שבב חווה צמיחה אקספוננציאלית במונחים של מורכבות האימות, דרישות חדשות ליעילות הספק, תוכן גדל של תוכנה ולחצים קשים יותר של זמן לשיווק. סגירת אימות עבור מערכות מורכבות אלה על גבי שבב דורשת מערך נרחב של טכנולוגיות, הכולל debugging, אימות סטטי ופורמלי, אימות בהספק נמוך, IP Verification ו-coverage closure. בכדי להתמודד עם אתגרי אימות אלה, ה-Verification Compiler כולל מערך מקיף של טכנולוגיות הדור הבא, כולל אימות פורמלי, בדיקת קישוריות של מערכת על גבי שבב, בדיקת CDC ברמת המערכת על גבי שבב, סימולציית X-propagation, סימולציה ילידית של הספק נמוך ויכולות מתקדמות של תכנון וניהול אימות. ה-Verification Compiler כולל גם את כל טווח מוצרי סינופסיס בתחום ה-IP Verification, כולל מערכי בדיקה מתאימים, המשולבים כולם עבור debuggingמתקדם וסימולציה עתירת ביצועים. בזכות שילוב טכנולוגיות אלה בתוך מוצר יחיד, ה-Verification Compiler מאפשר לצוותי תכנון ואימות של מערכות על גבי שבב לפתור בצורה טובה יותר את האתגרים הגוברים בתחומי הטכנולוגיה ולוחות הזמנים הכרוכים באימות מערכת על גבי שבב. "שיתפנו פעולה באופן הדוק עם רבים מלקוחותינו במסגרת אתגרי האימות המורכבים ביותר שלהם מזה שנים רבות", אמר מנוג' גנדי, סגן נשיא בכיר ומנכ"ל קבוצת האימות בסינופסיס. "בשנים האחרונות, בנינו מערך חזק של טכנולוגיות תוכנה מובילות בתחום האימות. ה-Verification Compiler לוקח טכנולוגיות אלה לרמה הבאה בכך שהוא משלב אותן בתוך מוצר יחיד עם רמה חסרת תחרות של ביצועים, יכולות ותפוקה, אשר מכין את הקרקע לשיפורים נוספים בעתיד". ה-Verification Compiler זמין כעת ללקוחות בצורה מוגבלת והחל מדצמבר 2014 מתוכנן להיות זמין באופן מלא.
תגובות (0)
 |
שדרת הלוגואים |
|||||||||
 |
בניית אתרים | בעצם גלישתכם באתר הכנם מסכימים לתנאי השימוש בו - לחצו כאן לקריאת תנאי השימוש - כל הזכויות שמורות Chiportal (c) 2010 |
הצג או הסתר תגובות
