Warning: Creating default object from empty value in /home/chiporta/public_html/plugins/system/advancedmodules/modulehelper.php on line 320
קיידנס ו-TSMC ישתפו פעולה בייצור שבבים למחשבים ניידים ולמיחשוב עתיר ביצועים
פורטל תעשיית השבבים בישראל מבית מגזין

פורטל תעשיית השבבים בישראל מבית מגזין

צ'יפורטל - פורטל של תעשית השבבים בישראל

מאמרים פופולריים


Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79

חם בפורומים


Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220
עוד...
חדשות מתעשיית השבבים בישראל

 

CADENCE_SQUARE
 מטה קיידנס בעמק הסיליקון

קיידנס דיזיין סיסטמס (Cadence) הכריזה על המשך שיתוף פעולה עם TSMC במטרה לקדם את החדשנות של תכנונים בצמתי התהליכים של 5 ננומטר ו-+7nmFinFET עבור פלטפורמות מחשוב נייד ו-HPC (מחשוב עתיר ביצועים). הכלים הדיגיטליים, כלי ה-signoff והכלים האנלוגיים של קיידנס, השיגו את אישורי ה-SPICE וה-DRM (Design Rule Manual) החדשים ביותר עבור תהליכי ה-5 ננומטר ו-7nm+ של TSMC.
קיידנס מספקת מתודולוגיות ותהליכי פיתוח מלאים לתכנון דיגיטלי משלב היישום ועד לשלב ה-signoff הסופי, אשר אושרו על-ידי TSMC עבור הגרסאות החדשות ביותר של תהליכי 5 ננומטר ו-7nm+.

תכונות הדיגיטל וה-signoff של קיידנס עבור טכנולוגית 5 ננומטר ו- 7nm+ כוללות טיפול בחיתוך מתכת cut-metal לכל אורך זרימת התכנון, תמיכת via-pillar, טכניקת clock mesh וניתוב אפיקים. היכולות הללו מאפשרות ללקוחות לתכנן בהצלחה מערכות מובייל ו-HPC עם שיפור במדדי ההספק, הביצועים והשטח (PPA) תוך צמצום מספר האינטראקציות מימוש יעדי העלות והביצועים שלהם. השימוש ביכולות ובמתודולוגיות התכנון החדשות ביותר הכלולות ב- Virtuoso Advanced-Node Platform מאפשר ללקוחות להשיג שיפור בתפוקה של המימוש הפיסי של מעגלים אנלוגיים מסורתיים בהם אין מבנה מסודר וקשיח כמו במעגלים דיגיטליים. זאת, תוך שמירה על אותה השקעה בזמן ובעבודה הודות ליכולות המתקדמות שמציעים הכלים Virtuoso ו-Spectre.

"בעזרת ה-PDKs וכללי התכנון החדשים ביותר התחילו לקוחותינו לתכנן מערכות על-גבי שבב (SoCs) מורכבות על טכנולוגיות התהליך הכי מתקדמות שלנו", אמר סוק לי, מנהל בכיר בחטיבת שיווק תשתיות תכנון ב-TSMC. "במסגרת המשך שיתוף הפעולה שלנו עם קיידנס, אישרנו את הכלים והתזרימים שלהם עבור תכנוני 5 ננומטר ו-7nm+, מה שיאפשר ללקוחותינו להשיג את יעדי התכנון שלהם במסגרת זמן מהירה וצפויה".

בנוסף, הודיעה קיידנס, כי כל חבילת כלי תכנון המעגליים שלה (הדיגיטליים, ה-signoff והאנלוגיים), בשילוב עם פתרונות התכנון המתקדמים שלה למארזי מעגלים משולבים, תומכים מעתה בטכנולוגית המערומים החדשה של TSMC. בעזרת שיטת Wafer-on-Wafer (פרוסת סיליקון על גבי פרוסת סיליקון), קיידנס מספקת תזרימים, כלים ומתודולוגיות המאפשרים ללקוחות TSMC לנהל את החיבוריות והאימות המתקדמים של פתרונות שילוב השבבים שלהם, כחלק מתהליך התכנון. הכלים של קיידנס מוטבו כדי לספק תזרים משולב ומלא עבור היישום של טכניקות שילוב שבבים ב-WoW בתוך שרשרת הכלים הקיימת.
"תזרים הייחוס החדש, WoW, משלים את הפתרונות המוכרים שלנו לשילוב שבבים, ה-InFO וה-CoWoS, ומקנה ללקוחות גמישות נוספת להשתמש בטכניקות זיווד מתקדמות", אמר סוק לי, מנהל בכיר בחטיבת שיווק תשתיות תכנון ב-TSMC. "התמיכה החזקה של קיידנס בטכנולוגיות הזיווד שלנו היא חיונית כדי לאפשר ללקוחות המשותפים של שתי החברות להשיג את מלוא היתרונות שהפתרונות שלנו יכולים להציע".

"לקיידנס היסטוריה עשירה של תמיכה בפתרונות TSMC, והתמיכה שלנו עבור טכנולוגיית WoW מבית TSMC מאפשרת למהנדסי התכנון לפרוס את טכניקות הזיווד החדשות ביותר ולצאת מהר יותר

תגובות (0)Add Comment
כתוב תגובה
 
 
יותר קטן | יותר גדול
 

security image
העתק תווים מוצגים


busy

שדרת הלוגואים

  • 1-Synopsys_Logo_HQ
  • 2-Umclogo
  • 3-EMC
  • 1
  • 5-Gary
  • 6-SIA
  • 7-muadon-shovevim
  • 8-Logo_Chipex
  • 9-Chiportal_logo_HR
  • 10-TAPEOUT_Logo
 
www.Deezee.co.il בניית אתרים בעצם גלישתכם באתר הכנם מסכימים לתנאי השימוש בו - לחצו כאן לקריאת תנאי השימוש - כל הזכויות שמורות Chiportal (c) 2010


CHIPORTAL RSS FEEDS
מאמרים ומחקרים
מוצרים חדשים והודעות לעיתונות