Warning: Creating default object from empty value in /home/chiporta/public_html/plugins/system/advancedmodules/modulehelper.php on line 320
קיידנס מרחיבה את פלטפורמת האימות הפורמלית JasperGold, שפותחה בישראל
פורטל תעשיית השבבים בישראל מבית מגזין

פורטל תעשיית השבבים בישראל מבית מגזין

צ'יפורטל - פורטל של תעשית השבבים בישראל

מאמרים פופולריים


Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_mostread/helper.php on line 79

חם בפורומים


Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220

Warning: Creating default object from empty value in /home/chiporta/public_html/modules/mod_kunenalatest/helper.php on line 220
עוד...
חדשות מתעשיית השבבים בישראל

 

CADENCE_SQUARE
 


קיידנס מרחיבה את פלטפורמת האימות הפורמלית JasperGold שפותחה בישראל
קיידנס דיזיין סיסטמס (Cadence), העוסקת בתחום התכנון האלקטרוני, הכריזה על הרחבה של פלטפורמת האימות הפורמלית שלה, ה-JasperGold, אשר פותחה על ידי צוותי החברה במרכזי הפיתוח בחיפה ובארה"ב. זאת, עם הצגתם של היישומים JasperGold Superlint ו-Clock Domain Crossing (CDC) – טכנולוגיות שמטרתן להתמודד עם דרישות האישור הסופי (RTL signoff).


ה-Superlint ו- CDC Appsמביאות את טכנולוגית האימות הפורמלית JasperGold אל שולחן העבודה של מתכננן ה-RTL.  לטענת החברה, היישומים החדשים משפרים את איכות תכנון ה-IP הודות לצמצום של עד 80% בשינויים ב-RTL בשלב האחרון, וקיצוץ של עד ארבעה שבועות בזמן הפיתוח של ה-IP בהשוואה לפתרונות אימות קיימים.
עם התכנונים הגדולים והמורכבים יותר הקיימים כיום לעומת העבר, יש צורך הולך וגובר לפתח IP חזק ויציב שמאפשר שימוש חוזר במגוון מערכות על-גבי שבב (SoCs) כדי לשפר את הפרודוקטיביות של מתכננים. בדיקות אישור סופי שבוצעו בעבר בשלב של יישום ה- netlistצריכות להתבצע היום על תכנון ה-RTL. כלים מסורתיים של CDC ושל static lint נמצאו לא יעילים בהבטחה שקוד ה-RTL אכן מציע את האיכות הטובה ביותר. היום יש למתכננים גישה לבדיקות פונקציונליות עשירות יותר ולכלי ניפוי שגיאות חכמים יותר מונעי "פורמל" לצורך הפחתת הפרות וחריגות רעש – אחד האתגרים הדוחקים ביותר היום באישור הסופי של RTL.

תגובות (0)Add Comment
כתוב תגובה
 
 
יותר קטן | יותר גדול
 

security image
העתק תווים מוצגים


busy

שדרת הלוגואים

  • 1-Synopsys_Logo_HQ
  • 2-Umclogo
  • 3-EMC
  • 1
  • 5-Gary
  • 6-SIA
  • 7-muadon-shovevim
  • 8-Logo_Chipex
  • 9-Chiportal_logo_HR
  • 10-TAPEOUT_Logo
 
www.Deezee.co.il בניית אתרים בעצם גלישתכם באתר הכנם מסכימים לתנאי השימוש בו - לחצו כאן לקריאת תנאי השימוש - כל הזכויות שמורות Chiportal (c) 2010


CHIPORTAL RSS FEEDS
מאמרים ומחקרים
מוצרים חדשים והודעות לעיתונות